| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 引言 | 第10-17页 |
| ·概述 | 第10-12页 |
| ·研究必要性 | 第12-13页 |
| ·国内外发展动态分析 | 第13-15页 |
| ·国内发展现状 | 第13-14页 |
| ·国外发展现状 | 第14-15页 |
| ·论文的主要研究内容 | 第15-16页 |
| ·论文的组织结构 | 第16-17页 |
| 第2章 系统的总体设计 | 第17-19页 |
| ·系统总体架构 | 第17-18页 |
| ·系统主要技术指标 | 第18-19页 |
| 第3章 地震数据采集传输理论平台 | 第19-30页 |
| ·地震信号采集理论 | 第19-25页 |
| ·地震信号的前置放大 | 第19-20页 |
| ·Σ-ΔA/D 转换原理 | 第20-23页 |
| ·数字抽取滤波 | 第23-25页 |
| ·CPLD 数字设计 | 第25-27页 |
| ·RS-485 数据传输 | 第27-30页 |
| 第4章 系统的硬件设计 | 第30-46页 |
| ·采集站数据采集传输电路模块 | 第30页 |
| ·地震检波器 | 第30-32页 |
| ·检波器的作用及类型 | 第30-31页 |
| ·检波器的工作原理 | 第31-32页 |
| ·电源电路 | 第32-35页 |
| ·地震数据采集电路 | 第35-39页 |
| ·单片机控制电路 | 第39-40页 |
| ·CPLD 芯片介绍及接口电路 | 第40-42页 |
| ·数据传输电路 | 第42-45页 |
| ·本章小结 | 第45-46页 |
| 第5章 系统的软件设计 | 第46-55页 |
| ·Verilog HDL 设计方法 | 第46-48页 |
| ·硬件描述语言 | 第46页 |
| ·Verilog HDL 语言 | 第46-47页 |
| ·典型的 PLD 设计流程 | 第47-48页 |
| ·CPLD/FPGA 设计工具 Quartus 118.0 简介 | 第48-50页 |
| ·CPLD 软件设计 | 第50-55页 |
| ·时钟模块 | 第51页 |
| ·数据包重复器模块 | 第51-52页 |
| ·串并转换及并串转换模块 | 第52-53页 |
| ·同步 FIFO 模块 | 第53-54页 |
| ·Manchester 编译码模块 | 第54-55页 |
| 第6章 软件仿真及实际测试结果 | 第55-59页 |
| ·Manchester 编译码器功能仿真 | 第55-56页 |
| ·FIFO 模块功能仿真 | 第56页 |
| ·系统实际测试结果 | 第56-59页 |
| 结论 | 第59-60页 |
| 致谢 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 攻读学位期间取得学术成果 | 第63页 |