多级滤波器芯片物理设计方法研究与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-14页 |
| ·集成电路发展概述 | 第8-9页 |
| ·VLSI 物理设计流程 | 第9-10页 |
| ·多级滤波器物理设计 | 第10-14页 |
| 2 基于时序驱动的布图规划 | 第14-27页 |
| ·基于时序驱动的物理设计算法 | 第14-19页 |
| ·多级滤波器的布局布线 | 第19-27页 |
| 3 时序分析 | 第27-45页 |
| ·影响连线延迟的因素 | 第27-28页 |
| ·器件延时参数计算 | 第28-29页 |
| ·门级负载电容计算 | 第29-33页 |
| ·时钟树综合 | 第33-38页 |
| ·时序优化的主要技术 | 第38-40页 |
| ·缓冲器插入的计算 | 第40-43页 |
| ·静态时序分析 | 第43-45页 |
| 4 功耗分析 | 第45-60页 |
| ·静态功耗 | 第45-47页 |
| ·动态功耗 | 第47-50页 |
| ·电压降分析(IR DROP) | 第50-52页 |
| ·地弹(GROUND BOUNCE) | 第52-54页 |
| ·电迁移(ELECTROMIGRATION) | 第54-55页 |
| ·实验结果及说明 | 第55-58页 |
| ·电源和地的宽度计算 | 第58-60页 |
| 5 物理验证 | 第60-70页 |
| ·偏离网格问题(OFF-GRID) | 第60-62页 |
| ·设计规则检查(DRC) | 第62-67页 |
| ·版图和电路图一致性检查(LVS) | 第67-69页 |
| ·ERC 检查 | 第69页 |
| ·设计的最终结果 | 第69-70页 |
| 6 结论 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-77页 |
| 附录1 攻读硕士期间发表文章 | 第77-78页 |
| 附录2 修复多晶硅密度违反的DRC 规则文件 | 第78页 |
