基于FPGA的可靠性设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-12页 |
| ·FPGA可靠性研究的课题背景和意义 | 第10-11页 |
| ·主要研究工作和研究成果 | 第11页 |
| ·论文主要工作 | 第11-12页 |
| 第二章 开发环境和可靠性相关研究 | 第12-20页 |
| ·开发环境 | 第12-16页 |
| ·硬件环境 | 第12-15页 |
| ·FPGA介绍 | 第12页 |
| ·FPGA选型 | 第12-13页 |
| ·配置芯片 | 第13-14页 |
| ·晶振选型 | 第14-15页 |
| ·软件环境 | 第15-16页 |
| ·可靠性相关指标 | 第16页 |
| ·FPGA可靠性的相关因素 | 第16-17页 |
| ·建立时间和保持时间 | 第17页 |
| ·冒险和竞争 | 第17页 |
| ·设备可靠性及应用 | 第17-20页 |
| 第三章 芯片内部可靠性设计 | 第20-37页 |
| ·时钟偏移和亚稳态 | 第20页 |
| ·解决方法 | 第20-36页 |
| ·时钟控制 | 第20-22页 |
| ·双锁存器 | 第22-24页 |
| ·异步FIFO | 第24-26页 |
| ·流水线 | 第26-29页 |
| ·状态机 | 第29-34页 |
| ·状态机编码 | 第29-30页 |
| ·状态机分段 | 第30-34页 |
| ·相位控制 | 第34-35页 |
| ·复位同步释放 | 第35-36页 |
| ·小结 | 第36-37页 |
| 第四章 芯片之间可靠性设计 | 第37-42页 |
| ·容错冗余结构 | 第37页 |
| ·接口设计 | 第37-39页 |
| ·比较模块设计 | 第39-41页 |
| ·小结 | 第41-42页 |
| 第五章 收发机可靠性设计 | 第42-59页 |
| ·经典二乘二取二控制系统 | 第42-43页 |
| ·收发机接口设计 | 第43-44页 |
| ·发送机设计 | 第44-51页 |
| ·发送机的通信接口设计 | 第45-46页 |
| ·发送机ARM与FPGA通信接口 | 第46-47页 |
| ·ARM模块 | 第47-51页 |
| ·ARM结构以及功能 | 第47-49页 |
| ·地址线的分配 | 第49-51页 |
| ·发送机比较机制 | 第51页 |
| ·接收机总体逻辑设计 | 第51-52页 |
| ·二乘二系统控制系统双机热备 | 第52-54页 |
| ·系统的可靠性分析 | 第54-57页 |
| ·理论指导 | 第54-55页 |
| ·性能分析 | 第55-57页 |
| ·小结 | 第57-59页 |
| 第六章 收发机可靠性验证 | 第59-66页 |
| ·验证辅助工具 | 第59-60页 |
| ·JTAG边界测试 | 第59-60页 |
| ·SIGNALTAP Ⅱ逻辑分析仪 | 第60页 |
| ·测试过程 | 第60-64页 |
| ·基本功能验证 | 第61-63页 |
| ·芯片间可靠性验证 | 第63-64页 |
| ·收发机可靠性验证调试 | 第64页 |
| ·系统测试结果 | 第64-66页 |
| 第七章 结束语 | 第66-68页 |
| ·论文工作总结 | 第66-67页 |
| ·进一步的研究工作 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70-71页 |
| 攻读学位期间发表或已录用的学术论文 | 第71页 |
